..

ஜர்னல் ஆஃப் எலக்ட்ரிக்கல் & எலக்ட்ரானிக் சிஸ்டம்ஸ்

ஐ.எஸ்.எஸ்.என்: 2332-0796

திறந்த அணுகல்
கையெழுத்துப் பிரதியை சமர்ப்பிக்கவும் arrow_forward arrow_forward ..

A 800 MHz-1.1 GHz 1.2 mW Delay Locked Loop with a Closed Loop Duty Cycle Corrector

Abstract

Boghrati H and Maranjabi Ali

In this paper a low power delay locked loop with a closed loop duty cycle corrector is proposed. The duty cycle corrector circuit is a dual loop circuit which receives a clock signal with 30%~70% duty cycle and generates a clock signal with 50% ± 2% duty cycle. The power consumption of the overall circuit is 1.2 mW. This circuit is fabricated in 0.18 um CMOS technology. Measurement results show that the RMS jitter of the proposed work is 4 ps at 1 GHz.

மறுப்பு: இந்த சுருக்கமானது செயற்கை நுண்ணறிவு கருவிகளைப் பயன்படுத்தி மொழிபெயர்க்கப்பட்டது மற்றும் இன்னும் மதிப்பாய்வு செய்யப்படவில்லை அல்லது சரிபார்க்கப்படவில்லை

இந்தக் கட்டுரையைப் பகிரவும்

குறியிடப்பட்டது

arrow_upward arrow_upward